技术无界,交流无限
1. 使用目标PDK提供的DRC规则文件检查芯片版图。 2. 根据DRC报告中的规则编号、图层和坐标定位违规位置。 3. 修改IPKISS源代码并重新生成GDS。 4. 再次运行DRC,确认违规
1.View->Find Object可以搜索指定元素的基本信息 2.Query->Summarize Cell Info 可以获取指定cell的统计信息 3.Query->Geometry St
可能问题有以下几个:a. D₀ 不准,b. 缺陷分布函数不准,c.基于关键面积的良率计算仅考虑 random defect,其他Systematic defect不在考虑范围内
1. CMP建模更关注数据的代表性,而不仅仅是数据量。大量来自相似Pattern的数据可能无法提升模型能力,反而会导致某些结构被过度强调。 2. 理想的数据集应覆盖不同Density、线宽、间距以及
1.参数化是一种在版图绘制过程中引入参数定义与调用的设计方法。在传统版图设计的基础上将参数赋值到图形的属性中,使图形几何尺寸与参数形成动态关联 2.为便于用户对参数的灵活运用和管理参数,基于Pcel
1. 根据器件端口和连接关系生成Netlist。 2. 查看电路中的器件、端口及器件之间的连接关系。 3. 检查未连接端口、错误连接和端口命名问题。 4. 确认Netlist端口与电路模型中的端
1. 目前ATC 支持的IP 类型有yield array,transistor array,AC、RO、Cap measurement 2. YPSC. 测量电阻/漏电,open/shrot 监测
1. 脚本通常由七个部分组成,Layout information、Layer Map、Layer Operation、Contact Rule、Locating Command、Measuremen
1. 测试结构主要用于建立模型与工艺之间的关系,但产品环境通常比测试结构复杂得多。 2. 产品验证能够检查模型在真实设计环境中的表现。只有当模型同时通过测试结构验证和产品验证后,才能更加可靠地支持设
1.识别Pin: a.在导入前需在Define Pin Lable中定义pin的层和label层 b.导入时软件将自动识别指定层上的text,将其识别为pin c.导入完成后可在Ed
1.Cell Pin未绘制为Stack Pin a.可在Cell Pin Edit中设置Stack Layers ,填入需要叠层的图层,绕线时Cell Pin会按照设置的Stack Layer生
1. 可以使用layoutvision中utility中的layout extraction进行快速参数抽取; 2. 点击layout extraction之后,输入对应版图和关键层对应的layer
1. block的dummypin到pad 的连接是在ip 电路中实现的,用户只需要保证block里DUT 与dummypin的连接没有问题就可以 2. 具体的地址信息软件可以直接导出并生成对应的t
1.可以选择整个版图或者指定bbox区域,通过layer definition设定输入层,将区域以windows的X,Y值作为grid宽高划分为多个grid,通过滑动window的方式以step为步长
1.打开TestPlan软件 2.点击utility->Read and Write PC ID 3.在界面上进行读写