技术论坛
技术无界，交流无限
为什么要对single via建模，为什么统计single via的时候需要排除回路？
1. 一颗 via单独连接上下metal时，如果断开会导致上下层open，没有任何容错空间 2. 当某个区域存在多颗via并联时即使部分断开仍能正常工作。因此需要特别关注单个via。 3. 当si
小托夫
如何使用check connection功能进行连接关系验证？
1.若需要选择通过via连接关系进行trace，需预先在Layer Map的Via Layer分页定义连接关系 2.在查看版图界面，点击Utilities-> Check Connection 3
街角杂货铺
测试机软件支持哪些类型的探针台
TSK、TEL、SemiShare、Sidea等
名贵的考拉熊
EAP online报错The setting is not defined in Hardware Config.Tester ID is not defined in Hardware Config.如何解决
1.进入Framework界面 2.点击Option->hardware Config->Tester 3.根据实际情况填写tester ID项
沉默王二
在先进工艺中 testkey 与 pad 间距有对齐要求（例如需要把 mark layer 和 chip 对齐），软件需要怎样操作？
1.通过Alignment功能实现 X/Y 方向对齐，需要定义对齐的距离、偏移量以及需要对齐的层，软件将自动在原有testkey摆放的基础上进行偏移 2. cell指定的对齐层距离坐标原点的距离=n
无法格式化
用于摆放DUT 的block size 是否固定
block size并非固定，受限于module sizey、pad pitch 以及 metal 可测层，当module size 以及padpitch 异常小时，SMTX IP 可以根据实际需要通
老沈1
PatternScan支持模糊匹配吗
1. 进入PatternScan界面，选择对应的pattern，即可看到当前library里面具体情况； 2. 用可以使用single edge和edge to edge等功能，对图形的边进行模糊范
神奇小汤圆
CMP建模数据收集为什么优先选择Middle Die的数据？
1. Middle Die通常能够代表晶圆上最稳定的工艺状态，受到边缘效应和设备非均匀性的影响较小。CMP建模的目标是建立版图特征与材料去除行为之间的关系，因此需要尽量减少设备和位置因素带来的干扰。
前端梦工厂
为什么校准使用RMSE作为模型校准精度的评价指标，而不是MSE或者其他误差函数？
MSE（Mean Squared Error）定义为：误差平方后的平均值。其单位变为：nm²或者Ų RMSE (Root Mean Square Error）定义为：均方根误差，单位是nm或者Å
pieces
同一个器件更新了多个版本，怎么避免项目引用错版本？
1. 不建议项目长期引用未固定的“最新版本”，正式项目应明确指定器件版本； 2. 在版本说明中，应该记录器件的修改内容、适用 PDK 和兼容性影响； 3. 项目交付或流片前，应该统一核对项目引用的
前端梦工厂
用户如何利用layoutinsight分析良率问题
1. layoutinsight通常会以gate出发，去准确地抽取一系列器件基础信息和LDE效应参数； 2. 可通过对每个device的综合分析得到一些对良率有可能有影响的位置和图形
Proofbylntuition
为什么要对每一层单独建模，每层的良率该怎么对应到整个版图的良率？
1. 每层的几何特征不同，基于open/short模型得到的关键面积也各不相同，如果不分层计算可能导致结果严重失真。 2. 我们假设不同层的缺陷是独立事件，每层的良率相乘即可得到整体良率 3. 但
石小石Orz
rule有五种测量方式，分别表示什么，怎么水平垂直量测
Ruler：表示常规测量模式，选择任意两点进行测距 Polygon Edge Ruler: 表示需要选择polygon边才能测距 Auto Distance Ruler: 自动测距模式，选择两点会
老沈1
目前支持几种量测命令
目前支持至少9种量测相关命令，量取宽度，量取距离，量取包围距离，量取周长，统计polygon数量，统计排序，统计链路编号，统计pin的连接性情况，获得polygon左下角坐标信息；用户可以灵活地通过命
囿人化雨
安装 IPKISS 后，Python 环境中无法正常导入相关模块，应该如何排查？
1. 确认当前使用的是安装 IPKISS 时配置的 Python 环境； 2. 检查许可证是否已正确安装并处于有效状态； 3. 避免在系统中同时使用多个同名环境； 4. 若仍无法导入，收集完整报
石小石Orz
